Verlustleistungsreduktion beim Schaltungsentwurf auf Register-Transfer-Ebene in Architekturen der digitalen Signalverarbeitung106bladzijden4 uur lezenVolgen
