Kapazitiv gekoppelte Impulsbelastung zur Evaluierung der Festigkeit von integrierten Schaltungen gegenüber elektrostatischen Entladungen
cc-TLP auf Waferlevel
- 76bladzijden
- 3 uur lezen
Die Arbeit untersucht die Problematik elektrostatischer Entladungen (ESD), die eine häufige Ursache für den Ausfall integrierter Schaltungen darstellen. Dabei wird das Charged Device Model (CDM) als gängiges ESD-Belastungsmodell analysiert, das jedoch in seiner Anwendung auf Wafer-Ebene eingeschränkt ist. Ziel der Diplomarbeit ist es, neue Ansätze zur frühzeitigen Erkennung und Analyse von ESD-Belastungen zu entwickeln, um die Zuverlässigkeit von Schaltungen zu verbessern. Die Arbeit wurde mit der Note 1.1 an der Universität der Bundeswehr München bewertet.

